Auf der Halbleiterkonferenz Hot Chips 2026 hat OpenAI erstmals offizielle technische Details zu seinem ersten intern entwickelten Inferenz-ASIC mit dem Codenamen Jalapeño präsentiert. Der Spezialprozessor entstand in mehrjähriger enger Kooperation mit dem Chiphersteller Broadcom. Mit der Vorstellung vollzieht das KI-Unternehmen einen strategischen Schritt, um die eigene Abhängigkeit von universellen Grafikprozessoren im Rechenzentrumsbetrieb schrittweise zu verringern.
Der Jalapeño-Beschleuniger wird im modernen N3-Fertigungsverfahren des Auftragsherstellers TSMC produziert und arbeitet mit einer Leistungsaufnahme von rund 700 Watt. Im Zentrum des Schaltungsdesigns steht nach Unternehmensangaben die gezielte Optimierung der Pareto-Effizienz. Dies umfasst das austarierte Verhältnis von generierten Tokens pro Joule zur Ende-zu-Ende-Latenz bei massenhaft parallel eingehenden Anfragen.
OpenAI beziffert die erzielten Effizienzgewinne auf das 1,5- bis 1,9-Fache im direkten Vergleich zu aktuellen GB200- und GB300-Systemen des Marktführers Nvidia. Die Messungen beziehen sich auf produktive Inferenz-Workloads hinter den hauseigenen Systemen ChatGPT und dem Programmierassistenten Codex. Da die Inferenz bei Millionen täglichen Nutzern den Hauptteil der laufenden Betriebskosten ausmacht, verspricht die höhere Energie- und Durchsatzeffizienz massive Einsparungen.
Die Enthüllung spiegelt einen Branchentrend wider, der auf der Konferenz Hot Chips 2026 deutlich sichtbar wurde. Parallel zu OpenAIs ASIC-Vorstellung präsentierte beispielsweise Cerebras die Entwicklungs-Roadmap für seine nächsten Wafer-Scale-Engines CS-5 und CS-6. Führende Betreiber von Sprachmodellen setzen zunehmend auf maßgeschneiderte Inferenz-Architekturen, um die physikalischen Grenzen universeller Beschleunigerkarten zu umgehen.
Für OpenAI markiert Jalapeño den Übergang vom reinen Software- und Modellanbieter zum vertikal integrierten Infrastrukturbetreiber. Während Standard-GPUs für das ressourcenintensive Training von Basismodellen weiterhin zentral bleiben, verschiebt sich die wirtschaftlich entscheidende Inferenz zunehmend auf dedizierte Spezialbausteine. Dies erhöht den Druck auf etablierte Chiphersteller, ihre Ausführungslatenzen und Energieeffizienz noch gezielter zu verbessern.